Tanner Tools v2019.2中文破解版

Tanner Tools 2019是由Mentor Graphics公司最新推出的一款集成電路設(shè)計軟件，也是市面最專業(yè)的電子電路設(shè)計軟件，被廣泛利用于電路模擬分析、原理圖捕捉、電子設(shè)計等領(lǐng)域，集合了實用的L-Edit，DRC，SPR，Extract，LVS以及W-Edit，S-Edit等工具插件，能夠提高電路設(shè)計師的工作效率并減少錯誤事件。Tanner Tools可以說是電子設(shè)計自動化（EDA）領(lǐng)域的技術(shù)領(lǐng)導(dǎo)者，提供軟件和硬件設(shè)計解決方案，使公司能夠更快、更經(jīng)濟地開發(fā)更好的電子產(chǎn)品。公司提供創(chuàng)新的產(chǎn)品和解決方案，幫助工程師克服在日益復(fù)雜的電路板和芯片設(shè)計世界中面臨的設(shè)計挑戰(zhàn)。與上一版本相比，tanner tools 2019功能進行了全面升級和優(yōu)化，比如在S.Edit模塊中，提供對通過參數(shù)化電源/接地符號或網(wǎng)絡(luò)標(biāo)簽定義的繼承連接的支持。在L.Edit模塊中，包含兩個全新功能，包含在文檔中，但需要調(diào)用一個鍵。這些是新的統(tǒng)一庫管理器，以及稱為Layout Forge的布局加速工具。anner EDA軟件AMS IC設(shè)計流程具有其獨特的優(yōu)勢，它提供了緊密集成的混合信號設(shè)計套件，設(shè)計周期極短、性價比高，特別適合物聯(lián)網(wǎng)和基于項目的設(shè)計，使用將為用戶帶來豐富的工具和功能，讓您輕松輸入原理圖，加快工作效率，進一步為公司帶來更多的收益。

安裝破解教程

1、下載好主程序，解壓出來后運行主程序開始安裝。

2、選擇好安裝路徑與目標(biāo)文件位置，點擊下一步。

3、勾選上軟件必備的產(chǎn)品組件。

4、來到用戶許可協(xié)議界面中，直接點擊同意即可。

5、點擊安裝開始安裝。

6、安裝進行中，需要些時間請耐心等待。

7、好了成功安裝，先別急著運行軟件。

8、回到文件包，右鍵管理員身份運行MentorKG.exe，會自動生成LICENSE.TXT，保存在一個指定位置，比如安裝目錄下。

9、右鍵我的電腦——>屬性——>高級系統(tǒng)設(shè)置——>環(huán)境變量，創(chuàng)建系統(tǒng)環(huán)境變量。
變量名：LM_LICENSE_FILE
變量值：指向LICENSE.TXT路徑

10、最后啟動軟件，即可體驗所有功能。

全新功能

一、S.Edit
1、繼承的連接S-Edit現(xiàn)在提供對通過參數(shù)化電源/接地符號或網(wǎng)絡(luò)標(biāo)簽定義的繼承連接的支持。
2、符號和示意圖中的圖像現(xiàn)在可以將圖像插入符號和示意圖中。這可以用于創(chuàng)建更詳細的符號，也可以用于在示意圖中添加注釋或文檔。Windows@支持位圖和矢量格式。Linux僅支持位圖格式。
3、AFS和EZWave集成現(xiàn)在，S-Edit已與AFS，EIdo和EZwave集成在一起，以在整個Linux環(huán)境中提供仿真設(shè)置，啟動，交叉探測和反向標(biāo)注支持?，F(xiàn)在，使用PSF輸出格式的Windows上的S-Edit和Linux上的AFS/EZWave也支持設(shè)置和啟動，交叉探測和向后注釋。反向注釋支持包括DC OP V/l，AC小信號，模型參數(shù)，設(shè)備AC小信號參數(shù)表和設(shè)備參數(shù)反向注釋。
二、L.Edit
1、Layout ForgeLayout Forge是生產(chǎn)力提高的工具，適用于模擬布局設(shè)計人員執(zhí)行設(shè)備級別的布局和布線，從而可以完全控制布局和布線。Layout Forge可以識別原理圖中的差分對，放大器和電流鏡，并自動在布局中生成放置和布線的單元。設(shè)計人員可以在瞬間中心的幫助下自定義設(shè)備的放置，并可以自定義工藝路線。
版本包含兩個全新功能，包含在文檔中，但需要調(diào)用一個鍵。這些是新的統(tǒng)一庫管理器，以及稱為Layout Forge的布局加速工具。如果您有興趣使用這兩種功能，請與您的銷售現(xiàn)場應(yīng)用工程師聯(lián)系。他們可以代表您管理請求。
2、AbutmentParameterized單元格鄰接可以允許參數(shù)化單元格的實例在鄰接時調(diào)整其幾何形狀以占據(jù)最小面積。例如，如果一個n溝道MOSFET的兩個實例共享相同的源極或漏極，則基臺將重新生成實例，以去除額外的觸點并使這兩個器件彼此非?？拷??；_將檢查有效的連接，相同類型或類別的設(shè)備，并確保LVS清潔結(jié)果。必須由PDK中的鑄造廠啟用參數(shù)化的單元橋臺。
3、增強的TCL支持L-Edit已增強了TCL接口，用于執(zhí)行基于C的UPl功能。這暴露了用于命令行執(zhí)行或腳本編寫的大量UPl函數(shù)。
三、3、 Library Manager tool
庫管理器工具是Tanner工具套件中的一個新應(yīng)用程序。庫管理器提供了一個統(tǒng)一的界面，用于同時在布局和示意圖視圖上執(zhí)行操作。庫管理器對庫，單元和視圖執(zhí)行許多操作，包括：
1、創(chuàng)建，復(fù)制，重命名，添加和刪除庫，單元格和視圖。
2、用不同的父代替換實例。
3、查看和編輯屬性?！げ榭春途庉嬵悇e。
4、執(zhí)行版本控制操作，包括更新，提交，還原和查看歷史記錄。
5、打開視圖以在L-Edit工具和S-Edit工具中進行編輯。

軟件特色

1、完整的IC設(shè)計捕捉環(huán)境
Tanner S-Edit是一個易于使用的設(shè)計環(huán)境，用于原理圖捕獲和設(shè)計輸入。它為您提供了處理最復(fù)雜的混合信號IC設(shè)計捕獲所需的功能。S-Edit與Tanner T-Spice，Analog FastSPICE?（AFS）或Eldo®仿真器，Tanner L-Edit IC布局工具以及Calibre®LVS和PEX工具緊密集成。S-Edit通過優(yōu)化您的生產(chǎn)率并加快將概念應(yīng)用于硅的速度，可以幫助您滿足當(dāng)今快速發(fā)展的市場的需求。更快的設(shè)計周期為您提供了向最佳解決方案過渡的更多靈活性，從而節(jié)省了更多時間和資源來進行工藝角確認。結(jié)果是減少了下游風(fēng)險，提高了產(chǎn)量并縮短了上市時間。
2、最復(fù)雜的混合信號IC設(shè)計的原理圖捕獲
總線支持加快了混合信號設(shè)計的創(chuàng)建
先進的陣列支持可輕松創(chuàng)建和編輯具有重復(fù)塊的存儲器，圖像或電路
具有快速固定（熱點）功能的橡皮筋連通性編輯功能可加快設(shè)計修改速度
S-Edit在設(shè)計過程中實時顯示評估的參數(shù)； 可以顯示或評估具有基于其他電路參數(shù)的公式的參數(shù)
自動生成符號使您可以輕松地從原理圖創(chuàng)建符號并同步所有更改
所有操作均可通過TCL / Tk命令語言完全編寫腳本
可記錄的腳本使您能夠自動化任務(wù)或擴展工具以滿足特定于應(yīng)用程序的需求
可重播的日志可在網(wǎng)絡(luò)或硬件出現(xiàn)意外故障時進行恢復(fù)
S-Edit在突出顯示層次結(jié)構(gòu)時執(zhí)行網(wǎng)絡(luò)突出顯示并保持網(wǎng)絡(luò)突出顯示
口徑RVE在原理圖，布局和LVS報告之間進行交叉探測以突出顯示網(wǎng)絡(luò)或設(shè)備
原理圖ERC使您可以檢查設(shè)計中是否存在常見錯誤，例如未驅(qū)動的網(wǎng)絡(luò)，未連接的引腳以及由多個輸出驅(qū)動的網(wǎng)絡(luò)。 設(shè)計檢查是完全可配置的，包括自定義驗證腳本
3、與仿真緊密集成
從原理圖捕獲環(huán)境中驅(qū)動模擬器。這樣就可以直接在原理圖上查看工作點結(jié)果，查看設(shè)備的小信號參數(shù)，查看模型參數(shù)以及執(zhí)行波形交叉探測以查看節(jié)點電壓以及設(shè)備端子電流或電荷。
S-Edit為電路設(shè)計，仿真，分析和調(diào)整的迭代循環(huán)創(chuàng)建了高效流程。專注于設(shè)計而不是數(shù)據(jù)處理，從而加快了設(shè)計過程。
4、與第三方工具和舊版數(shù)據(jù)輕松互操作
S-Edit從第三方工具中以本機OpenAccess或EDIF進行讀取，并自動轉(zhuǎn)換原理圖和屬性以無縫集成遺留數(shù)據(jù)
網(wǎng)表可以以靈活的，用戶可配置的格式導(dǎo)出，包括SPICE和CDL變體，EDIF，結(jié)構(gòu)性Verilog 以及結(jié)構(gòu)化的VHDL
S-Edit中的庫支持最大限度地重用了以前項目中開發(fā)的或從第三方供應(yīng)商處導(dǎo)入的IP
5、強大且易于使用的界面
S-Edit使前端設(shè)計的捕獲更輕松，更高效
完全由用戶可編程的設(shè)計環(huán)境使您可以重新映射熱鍵，創(chuàng)建新的工具欄以及根據(jù)自己的喜好自定義視圖-所有這些都在簡化的GUI中
完整的用戶界面 支持多種語言，包括英語，日語，簡體中文和繁體中文
S-Edit提供Unicode支持； 所有用戶數(shù)據(jù)都可以輸入國際字符集。ird-PartyTools and Legacy Data
S-Edit從第三方工具中以本機OpenAccess或EDIF進行讀取，并自動轉(zhuǎn)換原理圖和屬性以無縫集成遺留數(shù)據(jù)
網(wǎng)表可以以靈活的，用戶可配置的格式導(dǎo)出，包括SPICE和CDL變體，EDIF，結(jié)構(gòu)性Verilog 以及結(jié)構(gòu)化的VHDL
S-Edit中的庫支持最大限度地重用了以前項目中開發(fā)的或從第三方供應(yīng)商處導(dǎo)入的IP
6、具有成本效益
S-Edit提供了理想的性能成本比，使您可以最大化項目中的設(shè)計人員人數(shù)
由于S-Edit在Windows®和Linux平臺上運行，因此設(shè)計人員可以在具有成本效益的工作站或 筆記本電腦 這意味著您可以隨身攜帶您的工作，甚至在家中，也可以繼續(xù)工作，以滿足上市時間的壓力
提供兩種配置：完整的原理圖編輯器和原理圖查看器

模塊介紹

一、S-Edit
S-Edit原理圖捕獲可在處理最復(fù)雜的IC設(shè)計時提高您的設(shè)計生產(chǎn)率。這種強大的環(huán)境支持在網(wǎng)絡(luò)和設(shè)備級別進行原理圖，布局和LVS報告之間的快速64位渲染和交叉探測。
1、行業(yè)標(biāo)準(zhǔn)支持，包括緊密的SPICE仿真集成和波形交叉探測
2、Tanner Tools在原理圖中直接查看工作點仿真結(jié)果
3、帶有網(wǎng)絡(luò)/設(shè)備突出顯示的原理圖，布局和LVS報告之間的交叉探測
4、Tanner Tools可配置原理圖電氣規(guī)則檢查（ERC）
5、先進的陣列和總線支持
6、與L-Edit IC集成以加快布局和ECO工藝
二、T-Spice
T-Spice仿真器是工具套件的一部分，可以輕松地與流程中的其他設(shè)計工具集成，并且與行業(yè)領(lǐng)先的標(biāo)準(zhǔn)兼容。它通過高級建模，多線程支持，設(shè)備狀態(tài)繪圖，實時波形查看和分析以及用于簡單SPICE語法創(chuàng)建的命令向?qū)?，提高了仿真精度?br />1、快速，準(zhǔn)確的模擬/混合信號電路仿真，支持多線程
2、通過虛擬數(shù)據(jù)測量，參數(shù)掃描，蒙特卡洛，DC/AC和瞬態(tài)分析來準(zhǔn)確表征電路行為
3、支持Levenberg-Marquardt非線性優(yōu)化器，繪圖語句和參數(shù)定義，以及位或總線邏輯波形輸入
4、業(yè)內(nèi)總擁有成本最低
三、Waveform Viewer
Waveform Viewer（以前稱為W：Edit）提供了直觀的多窗口，多圖表界面，可輕松查看高度可配置格式的波形和數(shù)據(jù)。
1、動態(tài)鏈接到T-Spice仿真和S-Edit原理圖捕獲
2、直接在原理圖編輯器中進行波形交叉探測
3、輕松處理大型（10GB+）數(shù)據(jù)文件
4、根據(jù)其他跡線的數(shù)學(xué)表達式創(chuàng)建新跡線，以進行高級分析并輕松與測量數(shù)據(jù)進行比較，以最大，最小，平均，相交，均方根，均方根/過沖，幅度，誤差，交叉，延遲，周期，頻率，上升/下降時間，抖動，脈沖寬度，建立時間，積分，微分，占空比和壓擺率。
四、Designer
Designer是一個模擬驗證管理工具，可跟蹤項目的所有模擬。該工具將模擬結(jié)果顯示在方便的儀表板上，使團隊可以快速查看哪些塊通過或未通過規(guī)格并監(jiān)視驗證進度。該工具與S-Edit，T-Spice，Eldo和Waveform Viewer完全集成。
每次運行模擬時，Designer都會自動將測量結(jié)果發(fā)送到Microsoft Excel工作簿，從而使團隊能夠無限靈活地捕獲規(guī)格要求，指定公式以計算模塊是否符合規(guī)格并生成自定義報告。該團隊可以立即開始管理模擬驗證，而無需使用任何工具，也無需使用專有工具語言。
五、Digital Implementer
由Oasys綜合和Nitro布局和路線引擎提供支持的數(shù)字實現(xiàn)器（TDI）已集成到的物理布局工具L-Edit中，以解決“頂部模擬”設(shè)計數(shù)字需求的物理實現(xiàn)。越來越多的模擬設(shè)計正變得數(shù)字化，從而產(chǎn)生更多的數(shù)字內(nèi)容來增強模擬功能，例如自動校準(zhǔn)和更多的可編程性。
L-Edit中的Digital Implementer集成是理想的經(jīng)濟高效，易于使用的數(shù)字綜合和布局布線解決方案。
六、Eldo RF
將混合信號仿真擴展到RF域，Eldo RF通過采用一組專用算法來準(zhǔn)確，有效地處理這些應(yīng)用中的低功率信號，為連接的傳感器和物聯(lián)網(wǎng)市場中的無線應(yīng)用提供了可靠的RF驗證。Eldo RF擴展了Eldo仿真器的功能，以提供廣泛的分析功能，一組RF專用功能以及適用于各種電路類型的一組強大的優(yōu)化功能。
1、Tanner Tools用于無線應(yīng)用的全芯片RF IC驗證
2、無縫集成到Mentor Graphics和其他領(lǐng)先的IC設(shè)計流程中
3、PLL和頻率合成器的閉環(huán)相位噪聲分析
4、包含數(shù)千個元素的大型RF IC設(shè)計的多音穩(wěn)態(tài)分析
5、射頻/基帶劃分的調(diào)制穩(wěn)態(tài)分析
6、適用于所有無線標(biāo)準(zhǔn)的數(shù)字調(diào)制源庫
7、強非線性信號分析
8、內(nèi)置優(yōu)化功能